# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-049283

(43) Date of publication of application: 18.02.2000

(51)Int.Cl.

H01L 27/04 H01L 21/822

(21)Application number : **10-212969** 

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.07.1998

(72)Inventor: IKEHASHI TAMIO


# (54) SEMICONDUCTOR DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a

semiconductor device, wherein the current consumption difference due to the trimming difference of a reference potential can be reduced, and in a semiconductor device which steps down the power voltage, the operation at the time of power switch on can be stabilized, and required reference potential can be surely generated.

SOLUTION: A reference potential Vbgr generated by a BGR circuit 11 is fed to an inversion input of a differential amplifier OP. The gate of a PMOS transistor P1 having a source connected to an external power source is connected to the output of the differential amplifier OP, and the drain of the PMOS transistor P1 is connected to a node N1. A resistor Raf and variable resistors Ra



which are controllable according to trimming signals S1,..., Sn are connected in parallel between the nodes N1, N2. A resistor Rb is connected between the node N2 and ground, the node N2 is connected to a non-inverting input of the differential amplifier OP, and a trimmed reference potential Vref is outputted from the node N1.

# **LEGAL STATUS**

[Date of request for examination]

09.07.2001

[Date of sending the examiner's decision of

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特期2000-49283 (P2000-49283A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.CL7

識別記号

FΙ

テーヤコート\*(参考)

H01L 27/04

21/822

H01L 27/04

B 5F038

#### 審査請求 未請求 請求項の数6 OL (全 11 頁)

(21)出願番号

特顯平10-212969

(71)出願人 000003078

株式会社東芝

(22)出顧日 平成10年7月28日(1998.7.28) 神奈川県川崎市幸区堀川町72番地

(72)発明者 池橋 民雄

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

Fターム(参考) 5F038 AVD2 AV13 AV15 AZD3 BB05


BB07 DF01 DT04 DT12 EZ20

# (54) 【発明の名称】 半導体装置

#### (57)【要約】

【課題】 トリミングの違いにより消費電流の差が生 じ、電源投入時のレファレンス電圧のトリミングを確実 に行うことが困難であった。

【解決手段】 差動増幅器OPの反転入力端にはBGR 回路11により発生されたレファレンス電位Vbgrが 供給される。ソースが外部電源に接続されたPMOSト ランジスタP1のゲートは差動増幅器OPの出力端に接 続され、このPMOSトランジスタP1のドレインはノ ードN1に接続される。このノードN1とノードN2の 相互間には抵抗Rafとトリミング信号S1…Snに応 じて制御される可変抵抗Raが並列接続されている。ノ ードN2と接地間には抵抗Rbが接続され、このノード N2は差動増幅器OPの非反転入力端に接続されてい る。ノードN1からトリミングされたレファレンス電位 Vrefが出力される。



### 【特許請求の範囲】

【請求項1】 外部から供給される外部電源電圧を降圧 して内部回路に供給する内部電源電圧を生成する半導体 装置であって、

レファレンス電位を発生するレファレンス電位発生手段

前記レファレンス電位発生手段により発生されたレファ レンス電位をトリミングするためのトリミング信号を発 生するトリミング信号発生手段と、

第1の入力端に前記レファレンス電位発生手段により発 10 生されたレファレンス電位が入力される差動増幅器と、 電流通路の一端に前記外部電源電圧が供給され、ゲート が前記差動増幅器の出力端に接続され、電流通路の他端 が第1の端子に接続されたMOSトランジスタと

前記第1の端子と第2の端子の間に接続された第1の抵 抗と、

前記第2の端子と接地間に接続された第2の抵抗と、 前記第1の抵抗と並列に接続され、前記トリミング信号 発生手投の出力信号に応じて抵抗値が変えられる第3の 抵抗とを具備し、

前記第2の端子は前記差動増幅器の第2の入力端に接続 され、前記第1の端子からトリミングされたレファレン ス電位を出力することを特徴とする半導体装置。

【請求項2】 外部から供給される外部電源電圧を降圧 して内部回路に供給する内部電源電圧を生成する半導体 装置であって、

レファレンス電位を発生するレファレンス電位発生手段

前記レファレンス電位発生手段により発生されたレファ レンス電位をトリミングするためのトリミング信号を発 30 生するトリミング信号発生手段と、

第1の入力端に前記レファレンス電位発生手段により発 生されたレファレンス電位が入力される差動増幅器と、・ 電流通路の一端に前記外部電源電圧が供給され、ゲート が前記差動増幅器の出力端に接続され、電流通路の他端 が第1の端子に接続されたMOSトランジスタと、

前記第1の端子と第2の端子の間に接続された第1の抵

前記第2の端子と接地間に接続された第2の抵抗と、 前記第1の抵抗と並列に接続され、前記トリミング信号 40 発生手投の出力信号に応じて抵抗値が変えられる第3の 抵抗とを具備し、

前記第1の端子は前記差動増幅器の第2の入力端に接続 され、前記第2の端子からトリミングされたレファレン ス電位を出力することを特徴とする半導体装置。

【請求項3】 前記第2の抵抗と並列に接続され、前記 トリミング信号発生手投の出力信号に応じて抵抗値が変 えられる第4の抵抗とを具備することを特徴とする請求 項1又は2記載の半導体装置。

して内部回路に供給する内部電源電圧を生成する半導体 装置であって、

レファレンス電位を発生するレファレンス電位発生手段 と、

前記レファレンス電位発生手段により発生されたレファ レンス電位をトリミングするためのトリミング信号を発 生するトリミング信号発生手段と、

第1の入力端に前記レファレンス電位発生手段により発 生されたレファレンス電位が入力される差動増幅器と、

電流通路の一端に前記外部電源電圧が供給され、ゲート が前記差動増幅器の出力端に接続され、電流通路の他端 が第1の端子に接続されたMOSトランジスタと、

前記第1の端子と第2の端子の間に接続され、前記トリ ミング信号発生手投の出力信号に応じて抵抗値が変えら れる第1の抵抗と、

前記第2の端子と接地間に接続され、前記トリミング信 号発生手投の出力信号に応じて抵抗値が変えられる第2 の抵抗とを具備し、

前記第1の端子は前記差動増幅器の第2の入力端に接続 され、前記第2の端子からトリミングされたレファレン 20 ス電位を出力し、前記第1の抵抗と前記第2の抵抗の抵 抗値の和が、前記トリミング信号発生手段の出力信号に よらずに一定であることを特徴とする半導体装置。

【請求項5】 外部から供給される外部電源電圧を降圧 して内部回路に供給する内部電源電圧を生成する半導体 装置であって、

レファレンス電位を発生するレファレンス電位発生手段

前記レファレンス電位発生手段により発生されたレファ レンス電位をトリミングするためのトリミング信号を発 生するトリミング信号発生手段と、

第1の入力端に前記レファレンス電位発生手段により発 生されたレファレンス電位が入力される差動増幅器と、 電流通路の一端に前記外部電源電圧が供給され、ゲート が前記差動増幅器の出力端に接続され、電流通路の他端 が第1の端子に接続されたMOSトランジスタと、

前記第1の端子と第2の端子の間に接続され、前記トリ ミング信号発生手投の出力信号に応じて抵抗値が変えら れる第1の抵抗と、

前記第2の端子と接地間に接続され、前記トリミング信 号発生手投の出力信号に応じて抵抗値が変えられる第2 の抵抗とを具備し、

前記第2の端子は前記差動増幅器の第2の入力端に接続 され、前記第1の端子からトリミングされたレファレン ス電位を出力し、前記第1の抵抗と前記第2の抵抗の抵 抗値の和が、前記トリミング信号発生手段の出力信号に よらずに一定であることを特徴とする半導体装置。

【請求項6】 前記トリミング信号発生手段の出力端に 接続され、トリミング信号発生手段から出力されるトリ 【請求項4】 外部から供給される外部電源電圧を降圧 50 ミング信号を外部電源電圧にシフトするレベルシフタを

さらに具備することを特徴とする請求項1乃至5のいず れかに記載の半導体装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば半導体装置 に係わり、特に、半導体記憶装置の電源等に適用され、 BGR (Band Gap Reference) 回路により発生されたレ ファレンス電位を所要の電位にトリミングするトリミン グ回路に関する。

### [0002]

【従来の技術】不揮発性メモリのような半導体記憶装置 においては、半導体記憶装置内で電源電圧を昇圧したり 降圧して所要の電圧を発生している。この昇圧電圧等の 半導体記憶装置内で作成した電圧を所定の電位に設定す るため、電源電圧や温度に依存性のないレファレンス電 圧が必要となる。

【0003】BGR回路はこのようなレファレンス電圧 を生成する回路であり、約1.2Vのレファレンス電圧 を出力する。しかし、このBGR回路の出力電圧はプロ セスのばらつきによりずれるおそれを有している。出力 20 電圧のばらつきは0.1 V程度であるが、このレファレ ンス電位を用いて例えば24Vの電位を生成する場合、 24Vの電位のばらつきは

#### 0. $1 \times 24/1$ . 2=2 (V)

 $Vref = (Ra + Rb) \cdot Vbgr/Rb$ 

レファレンス電位Vrefをトリミングする場合、レフ ァレンス電位Vrefの値をモニタ用パッド104から モニタし、レファレンス電位Vrefが1.5Vとなる よう可変抵抗Rbの値を調整すればよい。抵抗Rbのト ヒューズを切ることによりなされる。すなわち、ヒュー ズを切ることによりヒューズの状態が決まると、それに 応じてトリミング信号発生回路102から出力される信 号T1~Tnがデコーダ103によりデコードされる。 この結果、デコーダ103の出力信号S1~Snのうち の一つがハイレベルとなる。このハイレベルとされた出 力信号に応じて、可変抵抗Rbを構成する複数のNチャ ネルMOSトランジスタ (以下、NMOSトランジスタ と称す) のうちの一つがオンとされ、可変抵抗Rbの値 が決定される。例えば信号Sjがハイレベルとなってい 40 Rb=6.5Ra る場合、抵抗Rbの値は(2)式に示すようになる。

[0007]

### [0008]

【発明が解決しようとする課題】上記従来のレファレン ス電位トリミング回路は、次のような使い方をする場合 に問題が生じる。第1の問題は、電圧Vbgr=1.2※50 抵抗から構成されるフィードバック系の応答特性が変化

\*と増幅され、許容できないレベルとなる。

【0004】また、レファレンス電位を使用する回路の 性質上、1.2 V以外のレファレンス電位 (例えば1 V あるいは1.5V)が必要となる場合がある。このため BGR回路により作成されたレファレンス電位を変換す るレファレンス電位トリミング回路が必要となる。

【0005】図10は、従来のレファレンス電位トリミ ング回路を示している。この回路は電源電圧を降圧しな い不揮発性メモリに使用されるものであり、BGR回路 10 101から出力される電圧Vbgr(約1, 2V) に基 づきレファレンス電位Vref(=1.5V)を生成す る。このレファレンス電位トリミング回路は、差動増幅 器OP、PチャネルMOSトランジスタ(以下、PMO Sトランジスタと称す) P1、抵抗Ra、この抵抗Ra に接続された可変抵抗Rb、トリミング信号発生回路1 02の出力信号T1~Tn(n=2<sup>a</sup>、m=正の整数) に応じて可変抵抗Rbを切換えるデコーダ103、モニ タ用パッド104及びキャパシタC1~C4により構成 されている。前記抵抗RaはノードN1とN2の相互間 に接続され、可変抵抗RbはノードN2と接地間に接続 されている。各回路には外部電源電圧Vextが供給さ れている。

【0006】このような構成において、レファレンス電 位Vrefは(1)式に示す関係を有している。

(1)

※Vの近傍でトリミングする場合である。この場合、抵抗 Ra及び可変抵抗Rbの経路を流れる電流値がトリミン グの状態により大きく変わってしまう。これはノードN 1から離れた可変抵抗Rbを変化されているためであ

リミングはトリミング信号発生回路102内の図示せぬ 30 る。電流の変化量を定量的に見るため、1.1Vから 1. 3Vの範囲で変動するBGR回路101の出力電圧 Vbgrから、1.5Vのレファレンス電位Vrefを 作る場合を考える。(1)式より、Vbgr=1.1V の場合、Vref=1.5Vとするため、可変抵抗Rb の値は、

Rb=2.75Ra

とする必要がある。また、BGR回路101の出力電圧 Vbgrが1.3Vの場合、Vref=1.5Vとする ため、可変抵抗Rbの値は、

とする必要がある。よって、合成抵抗R=Ra+Rbは Vbgr=1.1Vの場合、R=3.75Ra、Vbg r=1.3Vの場合、R=7.5Raとなる。

【0009】抵抗Ra、Rbの経路を流れる電流はI= Vref/Rである。このため、Vbgr=1.1Vの 場合、Vbgr=1.3Vの場合の2倍の電流が流れる ことになる。両者の差は、VbgrとVrefの値が接 近している場合さらに大きくなる。この電流値が変わる と、差動増幅器OP、PMOSトランジスタP1および

する。このため、トリミング値によっては応答が速すぎ てレファレンス電位Vrefの値が急激に増加したり、 あるいは逆に応答が遅すぎてレファレンス電位Vref の上昇が鈍ることが起こり得る。また、スタンドバイ状 態からトリミング回路を動作させる場合、トリミング値 によりスタンドバイ電流が変化することとなり、これも 好ましくない。

【0010】第2の問題は、電源電圧を降圧して所要の 電圧を発生する半導体記憶装置にこのトリミング回路を 適用する場合に起こる。外部電源電圧を降圧回路により 降圧して内部電源電位を発生する方式において、トリミ ング信号発生回路102、デコーダ103を含む論理回 路の電源には全て内部電源電位が用いられる。論理回路 の電源を外部電源とすると、論理回路を構成するトラン ジスタのホットエレクトロン耐性が悪化する。したがっ て、図10に示すような回路を適用する場合、図11に 示すように、トリミング信号発生回路102、及びデコ ーダ103に内部電源電圧Vintを供給する必要があ る。ところが、図示せぬ降圧回路はトリミング回路によ って作られたレファレンス電位Vrefに基づいて内部 電源電圧を発生している。このため、電源投入時におい ては、次のような問題が起こる。先ず、外部電源電圧が 上昇すると、これを電源とするBGR回路101、差動 増幅器OPが動作する。しかし、この段階ではまだ内部 電源電圧が発生していない。このため、トリミング信号 発生回路102、及びデコーダ103の出力レベルは確 定していず、OVに近い状態となっている。したがっ て、レファレンス電位Vrefも確定しない。しかし、 降圧回路はこの不確定なレファレンス電位をもとに内部 電源電圧を発生しようとする。このため、内部電源電圧 30 が確定するまでに時間がかかったり、最悪の場合いつま でたっても内部電源電圧が上昇しないという状況に陥 る。以上のような理由から、電源電圧を降圧する半導体 記憶装置に、図11に示す回路構成を適用することがで きない。

【0011】本発明は、上記課題を解決するためになさ れたものであり、その目的とするところは、レファレン ス電位のトリミングの相違による消費電流の差を少なく することが可能であり、しかも、電源電圧を降圧する半 導体装置において、電源投入時の動作を安定化でき確実 40 に所要のレファレンス電位を生成することが可能な半導 体装置を提供しようとするものである。

#### [0012]

【課題を解決するための手段】本発明は、上記課題を解 決するため、外部から供給される外部電源電圧を降圧し て内部回路に供給する内部電源電圧を生成する半導体装 置であって、レファレンス電位を発生するレファレンス 電位発生手段と、前記レファレンス電位発生手段により 発生されたレファレンス電位をトリミングするためのト

1の入力端に前記レファレンス電位発生手段により発生 されたレファレンス電位が入力される差動増幅器と、電 流通路の一端に前記外部電源電圧が供給され、ゲートが 前記差動増幅器の出力端に接続され、電流通路の他端が 第1の端子に接続されたMOSトランジスタと、前記第 1の端子と第2の端子の間に接続された第1の抵抗と、 前記第2の端子と接地間に接続された第2の抵抗と、前 記第1の抵抗と並列に接続され、前記トリミング信号発 生手投の出力信号に応じて抵抗値が変えられる第3の抵 抗とを具備し、前記第2の端子は前記差動増幅器の第2 の入力端に接続され、前記第1の端子からトリミングさ れたレファレンス電位を出力する。

【0013】また、本発明は、外部から供給される外部 電源電圧を降圧して内部回路に供給する内部電源電圧を 生成する半導体装置であって、レファレンス電位を発生 するレファレンス電位発生手段と、前記レファレンス電 位発生手段により発生されたレファレンス電位をトリミ ングするためのトリミング信号を発生するトリミング信 号発生手段と、第1の入力端に前記レファレンス電位発 生手段により発生されたレファレンス電位が入力される 差動増幅器と、電流通路の一端に前記外部電源電圧が供 給され、ゲートが前記差動増幅器の出力端に接続され、 電流通路の他端が第1の端子に接続されたMOSトラン ジスタと、前記第1の端子と第2の端子の間に接続され た第1の抵抗と、前記第2の端子と接地間に接続された 第2の抵抗と、前記第1の抵抗と並列に接続され、前記 トリミング信号発生手投の出力信号に応じて抵抗値が変 えられる第3の抵抗とを具備し、前記第1の端子は前記 差動増幅器の第2の入力端に接続され、前記第2の端子 からトリミングされたレファレンス電位を出力する。 【0014】さらに、本発明は、外部から供給される外

部電源電圧を降圧して内部回路に供給する内部電源電圧 を生成する半導体装置であって、レファレンス電位を発 生するレファレンス電位発生手段と、前記レファレンス 電位発生手段により発生されたレファレンス電位をトリ ミングするためのトリミング信号を発生するトリミング 信号発生手段と、第1の入力端に前記レファレンス電位 発生手段により発生されたレファレンス電位が入力され る差動増幅器と、電流通路の一端に前記外部電源電圧が 供給され、ゲートが前記差動増幅器の出力端に接続さ れ、電流通路の他端が第1の端子に接続されたMOSト ランジスタと、前記第1の端子と第2の端子の間に接続 され、前記トリミング信号発生手投の出力信号に応じて 抵抗値が変えられる第1の抵抗と、前記第2の端子と接 地間に接続され、前記トリミング信号発生手投の出力信 号に応じて抵抗値が変えられる第2の抵抗とを具備し、 前記第1の端子は前記差動増幅器の第2の入力端に接続 され、前記第2の端子からトリミングされたレファレン ス電位を出力し、前記第1の抵抗と前記第2の抵抗の抵 リミング信号を発生するトリミング信号発生手段と、第 50 抗値の和が、前記トリミング信号発生手段の出力信号に

よらずに一定である。

【0015】また、本発明は、外部から供給される外部 電源電圧を降圧して内部回路に供給する内部電源電圧を 生成する半導体装置であって、レファレンス電位を発生 するレファレンス電位発生手段と、前記レファレンス電 位発生手段により発生されたレファレンス電位をトリミ ングするためのトリミング信号を発生するトリミング信 号発生手段と、第1の入力端に前記レファレンス電位発 生手段により発生されたレファレンス電位が入力される 差動増幅器と、電流通路の一端に前記外部電源電圧が供 10 給され、ゲートが前記差動増幅器の出力端に接続され、 電流通路の他端が第1の端子に接続されたMOSトラン ジスタと、前記第1の端子と第2の端子の間に接続さ れ、前記トリミング信号発生手投の出力信号に応じて抵 抗値が変えられる第1の抵抗と、前記第2の端子と接地 間に接続され、前記トリミング信号発生手投の出力信号 に応じて抵抗値が変えられる第2の抵抗とを具備し、前 記第2の端子は前記差動増幅器の第2の入力端に接続さ れ、前記第1の端子からトリミングされたレファレンス 電位を出力し、前記第1の抵抗と前記第2の抵抗の抵抗 値の和が、前記トリミング信号発生手段の出力信号によ らずに一定である。

### [0016]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して説明する。 図2、図3は、本発明が適 用される半導体装置の電源回路を示している。図2にお いて、外部電源パワーオン検知回路21には、外部電源 電圧Vextが供給されている。この外部電源パワーオ ン検知回路21は、外部電源電圧を検出し、信号LVc c nを出力する。この信号LVccnは外部電源電圧V extが所定のレベル以下の場合ローレベルとされ、電 源が投入され外部電源電圧Vextが所定のレベル以上 となるとハイレベルとなる。

【0017】また、内部電源パワーオン検知回路22に は、後述する降圧回路により生成された内部電源電圧V intが供給されている。この内部電源パワーオン検知 回路22は内部電源電圧Vintのレベルに応じて信号 LVddを出力する。内部電源電圧Vintが所定のレ ベル以下の場合、前記信号LVddはローレベルであ り、内部電源電圧Vintが所定のレベル以上となると 40 信号LVddはハイレベルとなる。この信号LVdd及 び外部電源パワーオン検知回路21から出力される信号 LVccnはナンド回路23に供給される。このナンド 回路23の出力端にはインバータ回路24が接続されて いる。これらナンド回路23、インバータ回路24には 前記内部電源電圧Vintが供給されている。このイン バータ回路24の出力端より信号LVddnが出力され る。この信号LVddnは外部電源電圧Vext及び内 部電源電圧Vintが所定のレベル以下の場合、及び外

源電圧Vintが所定にレベル以下の場合、信号LVc cn、LVddに応じてローレベルとなっている。 さら に、内部電源電圧Vintが所定のレベル以上となる と、信号LVddnはハイレベルとなる。

【0018】図3において、BGR回路11を含むレフ ァレンス電位トリミング回路31には外部電源電圧Ve xtが供給されている。このレファレンス電位トリミン グ回路31には、前記外部電源パワーオン検知回路21 より前記信号LVccnが供給されている。このレファ レンス電位トリミング回路31から出力されるレファレ ンス電圧Vrefは降圧回路32、及び昇圧回路33に 供給される。降圧回路32はレファレンス電圧Vref に基づいて外部電源電圧Vextを降圧し、前記内部電 源電圧Vintを生成する。前記昇圧回路33はレファ レンス電圧Vrefに基づいて外部電源電圧Vextを 昇圧し、所定の電圧を生成する。

【0019】トリミング信号を発生するトリミング信号 発生回路34には前記降圧回路32により生成された内 部電源電圧Vintが供給されている。 このトリミング 信号発生回路34には、前記信号LVddnが供給され ている。 このトリミング信号発生回路34は信号LVd dnに応じて内部電源電圧Vintレベルのトリミング 信号を発生する。このトリミング信号はデコーダ35に よりデコードされる。このデコードされたトリミング信 号S1、S2…Snは、レベルシフタ36に供給され る。このレベルシフタ36は各トリミング信号のレベル を内部電源電圧Vintから外部電源電圧Vextにシ フトする。このレベルシフタ36によりレベルが変換さ れたトリミング信号S1~Snは前記レファレンス電位 トリミング回路31に供給される。なお、前記トリミン グ信号発生回路34は、例えば図示せぬヒューズ又はコ マンドに応じてトリミング信号を発生するように構成さ れている。

【0020】図4は、前記レベルシフタ36の回路構成 の一例を示している。このレベルシフタ36は外部電源 電圧Vextにより駆動されるPMOSトランジスタ3 6a、36b、内部電源電圧Vintにより駆動される NMOSトランジスタ36c、36d、及びインバータ 回路36 e により構成されている。この回路は例えばト リミング信号の数と同数個設けられ、各トリミング信号 をレベルシフト可能とされている。

【0021】図1は、本発明の第1の実施の形態に係わ り、前記レファレンス電位トリミング回路の構成を示し ている。BGR回路11には、外部電源電圧Vextが 供給される電源端子12からローパスフィルタLPFを 介して外部電源電圧Vextが供給される。前記ローパ スフィルタLPFは抵抗R31、キャパシタC1により 構成されている。前記BGR回路11の出力端はキャパ シタC2を介して接地されるとともに、差動増幅器OP 部電源電圧Vextが所定のレベル以上となり、内部電 50 の反転入力端に接続されている。この差動増幅器OPの

10

非反転入力端はキャパシタC3を介して接地され、出力 端はPMOSトランジスタP1のゲートに接続されてい る。このPMOSトランジスタP1のソースは前記ロー パスフィルタLPFの出力ノードN3に接続され、ゲー トとドレインはキャパシタC5を介して接続されてい る。このPMOSトランジスタP1には、PMOSトラ ンジスタP2が並列接続されている。このPMOSトラ ンジスタ P 2 のゲートには前記外部電源パワーオン検知 回路21から出力される信号LVccnが供給されてい

【0022】前記PMOSトランジスタP1のドレイン (ノードN1)は、可変抵抗Ra、抵抗Rbを介して接 地され、これら可変抵抗Raと抵抗Rbの接続ノードN 2は前記差動増幅器OPの非反転入力端に接続されてい る。前記可変抵抗Raには前記レベルシフタ36から出 力されるトリミング信号S1、S2~Snが供給され る。さらに、前記可変抵抗Raには抵抗Rafが並列接 続されている。 前記接続ノードN1よりレファレンス電 圧Vrefが出力される。この接続ノードN1と接地間 にはキャパシタC4が接続され、さらに、接続ノードN 1には電圧をモニタするためのモニタ用パッド13が接 続されている。

【0023】前記キャパシタC1…C4は電圧安定化用 の容量であり、キャパシタC 5は位相補償用の容量であ る。第1の実施の形態に示すトリミング回路は、BGR 回路11から出力される電圧Vbgr、例えば約1.2 Vからそれより高いレファレンス電圧Vref、例えば 1.5Vを生成する。図10、図11に示す従来例との 主な違いは、ノードN1とN2との間に可変抵抗Raが 接続されていること、この可変抵抗Raと並列に抵抗R 30 afが接続されていることである。

【0024】図5 (a)は、上記可変抵抗Rbの一例を 示している。この可変抵抗Raは、抵抗R1とNMOS トランジスタN1の直列回路、抵抗R2とNMOSトラ ンジスタN2の直列回路…抵抗RnとNMOSトランジ スタN nの直列回路が互いに並列接続されている。各N MOSトランジスタN1、N2…Nnのゲートには、前 記レベルシフタ36から出力されるトリミング信号S 1、S 2…Snが供給される。

【0025】図5 (b)は、上記可変抵抗Raの他の例\*40

Vref = (Raf + Rb) Vbgr/Rb

この暫定的なレファレンス電圧 (Vrefpと呼ぶこと にする)と最終的なレファレンス電圧Vrefとの差 は、Rafと可変抵抗Rbとの配分を調節することによ り小さくできる。降圧回路32は暫定的なレファレンス 電圧Vrefpに基づいて内部電源電圧を生成する。内 部電源電圧が内部電源パワーオン検知回路22の検知レ ベル以上になると、その出力信号LVddnがローレベ ルからハイレベルへと変化する。この信号LVddnに よりトリミング信号発生回路34の出力が確定し、トリ※50

\*を示している。この可変抵抗Raは、図10、図11に 示す回路と同様であり、直列接続された抵抗R1、R2 …Rnの各接続ノードと接地間にNMOSトランジスタ N1、N2…Nnが並列接続され、各NMOSトランジ スタN1、N2…Nnのゲートには、前記レベルシフタ 36から出力されるトリミング信号S1、S2…Snが 供給される。

【0026】第1の実施の形態によれば、(1)式中の 抵抗Raをトリミングしている。このため、トリミング 10 信号の違いによる電流値の変動が小さくて済む。例えば 前述したように、電圧1.1Vから1.3Vの範囲で変 動する電圧Vbgェから、1.5Vのレファレンス電圧 Vrefを生成する場合を考えると、電圧Vbgr= 1.1VのときR=1.36Rb、電圧Vbgr=1. 3VのときR=1.15Rbであるため、両者の電流値 の違いは18%となり、従来例に比べ小さい。但し、こ のようにノードN1、N2間の抵抗を可変とする場合、 図5(a)もしくは図5(b)中のNMOSトランジス 夕により転送電位が閾値電圧分低下しないように注意す る必要がある。第1の実施の形態では、この閾値電圧の 低下を回避するため、トリミング信号発生回路34から 出力される信号のレベルをレベルシフタ36によりシフ トし、ハイレベルを外部電源電位Vextとしている。 このため、NMOSトランジスタにおける閾値電圧の低 下を防止できる。

【0027】次に、第1の実施の形態における電源投入 時の動作について、図1、図2、図3を用いて説明す る。先ず、外部電源電圧Vextが上昇し、このレベル が外部電源パワーオン検知回路21の検知レベル以上に なると、その出力信号LVccnがローレベルからハイ レベルへと変化する。図1に示すPMOSトランジスタ P2は信号LVccnがローレベルからハイレベルへと 変化するに伴い、オンからオフとなる。信号LVccn の上記変化に伴い、BGR回路11がスタートアップ し、電圧Vbgェが確定する。この時点では、まだ内部 電源電位Vintは発生していず、 図1に示すトリミン グ信号S1、S2…Snも確定していない。しかし、可 変抵抗Rbと並列に接続された抵抗Rafとにより、レ ファレンス電圧Vre f は式(3)に示すようになる。 [0028]

(3)

※ミング信号がデコーダ35、レベルシフタ36を経てレ ファレンス電位トリミング回路31に入力される。この 結果、レファレンス電位トリミング回路31は暫定的な レファレンス電圧Vrefpの値を補正し、最終的なレ ファレンス電圧Vrefを出力する。

【0029】上記第1の実施の形態によれば、ノードN 1とN2の相互間に可変抵抗Raを配置している。この ため、基準となるレファレンス電位の相違に応じて可変 抵抗の値を変えた場合においても、消費電流の差を少な くすることができる。

【0030】しかも、内部電源電圧が出ていない間も暫 定的なレファレンス電圧Vrefpを出力している。こ のため、電源が投入されてから内部電源電圧及びレファ レンス電圧の最終値が確定するまでの動作を安定化でき る。

【0031】次に、本発明の第2の実施の形態について 説明する。第1の実施の形態では、図1に示す回路を用 いてレファレンス電位Vrefの値をVbgrよりも大 きくする場合について説明した。これに対して、第2の 10 実施の形態は、レファレンス電位Vrefの値をVbg rよりも小さい、例えばVref=1.0Vを発生する 場合について示している。

【0032】図6は、第2の実施の形態を示すものであ り、図1と同一部分には同一符号を付し、異なる部分に ついてのみ説明する。図6において、図1と相違するの は、ノードN1とN2の接続関係が変わっている点であ る。すなわち、ノードN1にキャパシタC3が接続さ れ、ノードN2にキャパシタC4とモニタ用パッド13 が接続されている。レファレンス電圧Vrefはノード 20 N2から出力される。図6に示す回路の動作は図1 の場 合と同様である。

【0033】このような構成とすれば、BGR回路11 の出力電圧Vbgrよりも低いレファレンス電圧Vre fを生成できる。図7は、本発明の第3の実施の形態を 示しており、図6と同一部分には同一符号を付し異なる 部分についてのみ説明する。この実施の形態において、 ノードN1とN2の相互間には、第1の可変抵抗VR1 を構成するn個の抵抗R11…R1nとn個のNMOS トランジスタN11…N1nの直列回路が並列接続され 30 ている。NMOSトランジスタN11…N1nの各ゲー トにはトリミング信号S1…Snが供給されている。ま た、ノードN2と接地間には、第2の可変抵抗VR2を 構成するn個の抵抗R21…R2nとn個のNMOSト ランジスタN21…N21nの直列回路が並列接続され ている。NMOSトランジスタN21…N2nの各ゲー トにはトリミング信号S1…Snが供給されている。

【0034】第3の実施の形態によれば、第1の可変抵 抗VR1と抵抗Rafとの合成抵抗、第2の可変抵抗V R2と抵抗Rbとの合成抵抗の和が一定となるように可 40 変抵抗の値を決定することにより、トリミングの違いに よる消費電流の違いを除去することができる。すなわ ち、次式が成立するように合成抵抗を定めることによ り、異なるトリミング時における消費電流を等しくする ことができる。

 $[0035]R1j \cdot Raf/(R1j+Raf) + R$  $2j \cdot Rb/(R2j+Rb) = -$ 定  $(j=1\cdots n)$ 図8は、本発明の第4の実施の形態を示している。第4 の実施の形態は、図1に示す回路に図7に示す第1の可 変抵抗VR1と、第2の可変抵抗VR2を組合わせたも 50 Vext…外部電源電圧、

のであり、図1、図7と同一部分には同一符号を付し、 説明は省略する。このような構成としても第3の実施の 形態と同様の効果を得ることができる。

12

【0036】図9は、本発明の第5の実施の形態を示し ており、図7に示す構成を電源電圧を降圧しない方式の 半導体装置に適用した場合を示している。この場合、第 1の可変抵抗VR1と第2の可変抵抗VR2の抵抗値を 構成する抵抗を

R1j+R2j=-定  $(j=1\cdots n)$ 

となるようにすればよい。この発明は上記実施例に限定 されるものではなく、発明の要旨を変えない範囲で種々 変形実施可能なことは勿論である。

[0037]

【発明の効果】以上、詳述したようにこの発明によれ ば、レファレンス電位のトリミングの相違による消費電 流の差を少なくすることが可能であり、しかも、電源電 圧を降圧する半導体装置において、電源投入時の動作を 安定化でき確実に所要のレファレンス電位を生成するこ とが可能な半導体装置を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す回路図。

【図2】本発明が適用される半導体装置の電源回路を示 す構成図。

【図3】本発明が適用される半導体装置の電源回路を示 す構成図。

【図4】図3に示すレベルシフタの一例を示す回路図。

【図5】図5(a)、図5(b)はそれぞれ図1に示す 可変抵抗の例を示す回路図。

【図6】本発明の第2の実施の形態を示す回路図。

【図7】本発明の第3の実施の形態を示す回路図。

【図8】本発明の第4の実施の形態を示す回路図。

【図9】本発明の第5の実施の形態を示す回路図。

【図10】従来のレファレンス電位トリミング回路を示 す回路図。

【図11】従来のレファレンス電位トリミング回路の他 の例を示す回路図。

【符号の説明】

11…BGR回路、

OP…差動增幅器、

P1…PMOSトランジスタ、

Raf、Rb…抵抗、

Ra、VR1、VR2…可変抵抗、

21…外部電源パワーオン検知回路、

22…内部電源パワーオン検知回路、


31…レファレンス電位トリミング回路、


32…降圧回路、


33…昇圧回路、


34…トリミング信号発生回路、


36…レベルシフタ、













【図5】


【図6】




【図7】




【図8】



【図9】



【図10】



【図11】

